日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 4月16日

出 願 番 号

Application Number:

特願2003-111190

[ST.10/C]:

[JP2003-111190]

出 願 人 Applicant(s):

株式会社東芝

2003年 5月30日

特 許 庁 長 官 Commissioner, Japan Patent Office



【書類名】 特許願

【整理番号】 14161401

【提出日】 平成15年 4月16日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 29/78

【発明の名称】 半導体装置

【請求項の数】 9

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

マイクロエレクトロニクスセンター内

【氏名】 相田 聡

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

マイクロエレクトロニクスセンター内

【氏名】 上月繁雄

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

マイクロエレクトロニクスセンター内

【氏名】 泉 沢 優

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

マイクロエレクトロニクスセンター内

【氏名】 吉 岡 裕 典

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

マイクロエレクトロニクスセンター内

【氏名】 齋藤渉

【特許出願人】

【識別番号】 000003078

【住所又は居所】 東京都港区芝浦一丁目1番1号

【氏名又は名称】 株式会社 東 芝

【代理人】

【識別番号】

100075812

【弁理士】

【氏名又は名称】 吉 武 賢 次

【選任した代理人】

【識別番号】

100088889

【弁理士】

【氏名又は名称】 橘 谷 英 俊

【選任した代理人】

【識別番号】

100082991

【弁理士】

【氏名又は名称】 佐 藤 泰 和

【選任した代理人】

【識別番号】

100096921

【弁理士】

【氏名又は名称】 吉 元 弘

【選任した代理人】

【識別番号】

100103263

【弁理士】

【氏名又は名称】 川 崎 康

【選任した代理人】

【識別番号】

100108785

【弁理士】

【氏名又は名称】 箱 崎 幸 雄

【手数料の表示】

【予納台帳番号】 087654

【納付金額】

21,000円

特2003-111190

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置

【特許請求の範囲】

【請求項1】

第1導電型の半導体基板と、

前記半導体基板の第1の主面に形成され、セル部となる第1の領域と、この第 1の領域の外周に位置する第2の領域であって、空乏層を伸ばすことにより電界 を緩和して耐圧を維持する終端部となる第2の領域とを有する第1導電型の半導 体層と、

前記第1導電型の半導体層内で前記第1の領域から前記第2の領域内に至るまで列をなすように前記第1の主面に平行な第1の方向に周期的に配置され、互いに逆導電型の不純物を有する半導体層の接合対であって、前記第1導電型の半導体層の表面から前記半導体基板に向けて形成された第2導電型の第1の不純物拡散層と、この第1の不純物拡散層に隣接して前記第1導電型の半導体層の表面から前記半導体基板に向けて形成された第1導電型の第2の不純物拡散層とで構成される接合対と、

前記第1の領域における前記接合対の表面層において前記第1の不純物拡散層と前記第2の不純物拡散層とに共通に接続するように選択的に形成された第2導電型ベース領域と、

前記第2導電型ベース領域の表面層に選択的に形成された第1導電型ソース領域と、

前記第2導電型ベース領域の表面と前記第1導電型ソース領域の表面との上に 絶縁膜を介して形成された制御電極と、

前記制御電極を間に挟むように形成され、前記第1導電型ソース領域と前記第 2導電型ベース領域とに共通に接触する第1の主電極と、

前記半導体基板の前記第1の主面とは逆の第2の主面に形成された第2の主電 極と、

を備える半導体装置。

【請求項2】

前記第1の領域において前記第1導電型の半導体層の表面から前記半導体基板 に向けて形成され、前記第1の方向に直交する第2の方向を長手方向とするスト ライプ形状の第1のトレンチを埋めるように形成された第1の誘電体と、

前記第2の領域において前記第1導電型の半導体層の表面から前記半導体基板 に向けて形成され、少なくとも前記第2の方向に周期的に配置された第2のトレ ンチを埋めるように形成された第2の誘電体と、

前記第1の領域における前記接合対は、隣り合う前記第2の誘電体の間に形成され、

前記第2の領域における前記接合対は、前記第1の方向において最も周縁側に 位置する前記第1のトレンチの外側側面から前記周縁側に形成された第1導電型 または第2導電型の不純物拡散層であるセル周辺不純物拡散層と、前記第2のト レンチの側表面のうち前記第1の領域に最も近い側表面から前記第1の領域側に 形成されて前記セル周辺不純物拡散層とは逆導電型の不純物拡散層とで構成され る接合対を少なくとも含む、ことを特徴とする請求項1に記載の半導体装置。

【請求項3】

をさらに備え、

前記第2のトレンチは、前記第1の方向を長手方向とするストライプ形状を有することを特徴とする請求項2に記載の半導体装置。

【請求項4】

前記第2のトレンチは、それぞれが矩形の平面形状を有し、平面視において格 子形状をなすように前記第1および第2の方向に周期的に配置され、

前記接合対は、最も周縁側に位置する前記第2のトレンチの前記第1の領域側の側表面に至るまで配置される、

ことを特徴とする請求項2に記載の半導体装置。

【請求項5】

前記第1のトレンチは、前記第2の方向において前記第1の領域から前記第2 の領域の周縁近傍に至るまで延在して形成され、

前記第1の領域における前記接合対は前記第2の方向において前記第2の領域 の周縁に至るまで延在し、この延在部分が前記第2の方向における前記終端部の 接合対を構成する、ことを特徴とする請求項2乃至4のいずれかに記載の半導体装置。

【請求項6】

前記第1の方向における周縁部において前記第1導電型の半導体層の表面から前記半導体基板に向けて形成された第1導電型の第3の不純物拡散層をさらに備える、ことを特徴とする請求項2乃至5のいずれかに記載の半導体装置。

【請求項7】

前記第1の方向における周縁部において前記第1導電型の半導体層の表面から前記半導体基板に向けて形成された第2導電型の第4の不純物拡散層をさらに備える、ことを特徴とする請求項2乃至5のいずれかに記載の半導体装置。

【請求項8】

前記接合対は前記半導体基板に接するように形成されることを特徴とする請求 項1乃至7のいずれかに記載の半導体装置。

【請求項9】

前記終端部の表面に設けられたフィールド絶縁膜をさらに備えることを特徴と する請求項1乃至8のいずれかに記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置に係り、例えば縦型MOSFET (Metal Oxide Semiconductor Field Effect Transistor) やIGBT (Insulated Gate Bipolar Transistor) などの終端部の耐圧構造の改良に関する。

[0002]

【従来の技術】

縦型MOSFETは、パワーMOSFETや、IGBTなどのパワーデバイスで採用されている構造である。なかでもパワーMOSFETは、情報通信機器や携帯機器、電子機器などに広く使用されるスイッチング電源の高効率化に欠かせないキーデバイスとなっている。スイッチング電源の高効率化にはスイッチング素子の低損失化が重要であり、特に、電源の一次側に使用される高耐圧MOSF

ETでは低オン抵抗化がもっとも重要な課題となっている。高耐圧MOSFET のオン抵抗を劇的に低減できる構造として、MOSFETのドリフト層をリサーフ (RESURF) で置き換えたいわゆるマルチリサーフ構造が提案されており、すでに一部商品化されている。このようなマルチリサーフ構造の一例を図9の断面図に示す。なお、添付図面においては同一の部分には同一の参照番号を付し、その反復説明を適宜省略する。

[0003]

図9に示すMOSFETのマルチリサーフ構造は、オフ時にはその電荷補償効 果により空乏化することで高耐圧を維持し、オン時には高濃度領域を電流が流れ るため、高耐圧と低オン抵抗の両立を図るものである。しかしながら、現在の技 術ではこのような構造は、リサーフのN層とP層を積み上げる、いわゆるマルチ エピ法以外で形成することは困難である。マルチエピ法とは、例えば図9のMO SFETで説明すると、N⁺⁺型半導体基板W上に厚さの薄いN⁻型不純物拡散 層12をエピタキシャル成長させた後、所望のパターニングを施してP型不純物 拡散層118を形成してN型不純物拡散層116をP型不純物拡散層118と同 じ厚さだけさらに形成するという工程を数回繰り返す方法である。この方法によ れば、エピタキシャル成長を繰り返すために製造コストが大幅にアップし、素子 の低オン抵抗化のメリットがなくなってしまう、という問題がある。このような コスト面での問題を解決する方法として、トレンチを形成した後このトレンチの 側面にリサーフのN(またはP)層を形成する、いわゆるトレンチマルチリサー フ構造が提案されている(例えば、特許文献1および特許文献2など)。特許文 献1に開示のトレンチマルチリサーフ構造は、図10の上部の断面図に示すよう に、電荷補償をするためのN型不純物拡散層(以下、単にN層という)およびP 型不純物拡散層(以下、単にP層という)が繰り返し形成されてトレンチTR4 を埋め込む絶縁層54間に2組のN/P層を構成するように配置されているもの である。例えばP型エピタキシャル成長層にトレンチTR4を形成し、このトレ ンチTR4の側面にN層56をそれぞれ形成することにより、このトレンチマル チリサーフ構造が得られる。この場合、電荷補償のばらつきを発生させる原因と してN層56のプロファイルがある。図10の下部のグラフに示すように、N層 5.6とPエピ層 5.8のプロファイルの重なり部分 PF_{PN} は自動的に電荷補償されるが、それぞれ単独で残った部分 PF_{P} と PF_{N} とで電荷量が等しくなければ素子の耐圧は低下する。 N型不純物、 P型不純物のどちらかが多くても少なくても耐圧低下を起こす原因となるので、このバラツキが問題となる。

[0004]

さらに、このバラツキは特許文献1に開示の例では、ベースとなるP型エピタキシャル成長層の不純物濃度が高いほど、これを打ち消すためにN層56の不純物濃度を上げなければならない。従って、一定の比率でバラツクならば、その絶対値が大きくなる。

[0005]

この一方、特許文献2に開示された例は、図11に示すように、電荷補償をするためのN/P層の繰り返しがトレンチTR2を埋める絶縁層14間に1対しか存在しないものである。このトレンチマルチリサーフ構造は、トレンチTR2を形成した後、図11の矢印に示すように、トレンチTR2の片側側面にN層16を、もう一方の側面にP層18を形成することにより得られる。特許文献2に開示の構造では、特許文献1のようなN/P層間でのプロファイルの重なりがないため、N層、P層の濃度を必要以上に上げる必要がない。従って、特許文献2に開示の構造は、特性のバラツキに対して有利な構造といえる。このような理由から、特許文献2の構造を採用すれば、特性バラツキと当初のコスト問題とを一気に解決できるかのように思われる。

[0006]

【特許文献1】

特許第3291957号公報(藤島)

【特許文献2】

米国特許USP6,040,600公報(湊)

[0007]

【発明が解決しようとする課題】

しかしながら、特許文献2のようなトレンチTR2の片側側面にN層16、もう一方の側面にP層18を形成する構造においては、デバイスのセル部において

トレンチTR2を埋め込む絶縁層14間では電荷補償が可能であるが、このセル部を取り囲むデバイスの終端部では絶縁層14の外側にそれぞれN層とP層とのどちらか一方のみが存在することになる。このように、終端部では電荷補償するための相手方の不純物拡散層が存在しないため、いわゆるチャージアンバランスが発生し、デバイスの耐圧が低下するという問題がある。この点を図12を参照して詳述する。

[0008]

図12は図11に示すMOSFETの終端部の構造を示す略示断面図である。例えば同図の右半分に示す終端部の例では、N⁺⁺型半導体基板Wを介してドレイン電極34と接続されたリサーフのN層88ERと、ソース電極32と接続されたリサーフのP層52および18との間に電圧が印加されるため、この間のトレンチTR2内の絶縁体14(破線C2に示す領域)に電界が集中する。また、同図の左半分に示す反対側の終端部の例では、電荷補償するN層16とP層88ELがトレンチTR2内の絶縁体14により分断されており、P層88ELが余っている。この場合、電圧印加時でもP層88ELの電荷(Hole)が排出されないため、この部分(破線C4に示す領域)での電界がリサーフ部よりも高くなって、リサーフ本来の耐圧が得られなくなる。従って、図12に示す構造では所望の耐圧が得られないという問題がある。

[0009]

従来のMOSFETにおいては、ガードリングなどの耐圧終端構造を与えることにより耐圧を安定化できたが、図12に示すトレンチマルチリサーフ構造のMOSFETではガードリングそのものがチャージアンバランスの原因となるため、従来の耐圧終端構造を採用することができない。また終端部に残ったN層およびP層の影響を排除するために、これらの間のトレンチの幅(これらのを区切る絶縁体の水平方向の距離)を広くすることにより、トレンチ内の絶縁体で耐圧を維持する方法も考えられる。しかしながら、例えば耐圧600Vの素子を安定的に形成するためには、6μm以上の絶縁体の幅が必要になる。このような幅の広いトレンチに絶縁物を完全に埋める技術は現在存在しない。

[0010]

本発明は上記事情に鑑みてなされたものであり、その目的は、トレンチの側面にそれぞれN層およびP層を形成するトレンチマルチリサーフ構造を有する半導体装置において、十分な耐圧を有する終端部のための最適の構造を提供することにある。

[0011]

【課題を解決するための手段】

本発明は、以下の手段により上記課題の解決を図る。

[0012]

即ち、本発明によれば、

第1導電型の半導体基板と、

上記半導体基板の第1の主面に形成され、セル部となる第1の領域と、この第 1の領域の外周に位置する第2の領域であって、空乏層を伸ばすことにより電界 を緩和して耐圧を維持する終端部となる第2の領域とを有する第1導電型の半導 体層と、

上記第1導電型の半導体層内で上記第1の領域から上記第2の領域内に至るまで列をなすように上記第1の主面に平行な第1の方向に周期的に配置され、互いに逆導電型の不純物を有する半導体層の接合対であって、上記第1導電型の半導体層の表面から上記半導体基板に向けて形成された第2導電型の第1の不純物拡散層と、この第1の不純物拡散層に隣接して上記第1導電型の半導体層の表面から上記半導体基板に向けて形成された第1導電型の第2の不純物拡散層とで構成される接合対と、

上記第1の領域における上記接合対の表面層において上記第1の不純物拡散層と上記第2の不純物拡散層とに共通に接続するように選択的に形成された第2導電型ベース領域と、

上記第2導電型ベース領域の表面層に選択的に形成された第1導電型ソース領域と、

上記第2導電型ベース領域の表面と上記第1導電型ソース領域の表面との上に 絶縁膜を介して形成された制御電極と、

上記制御電極を間に挟むように形成され、上記第1導電型ソース領域と上記第

2導電型ベース領域とに共通に接触する第1の主電極と、

上記半導体基板の上記第1の主面とは逆の第2の主面に形成された第2の主電極と、

を備える半導体装置が提供される。

[0013]

【発明の実施の形態】

以下、本発明の実施の形態のいくつかについて図面を参照しながら説明する。

[0014]

図1は、本発明にかかる半導体装置の第1の実施の形態における一方側の終端部を示す平面図であり、図2は図1のA-A線に沿った断面図である。また、図3は、図1の半導体装置において、図1に示す終端部とは反対側の終端部を示す平面図であり、図4は図3のB-B線に沿った断面図である。本実施形態の半導体装置の特徴は、図1および図2に示す終端部においては最外層のP層16に隣接してその外側にN層38をさらに設け、また、図3および図4に示す終端部においては最外層のN層18に隣接してその外側にP層46をさらに設けることにより、素子の終端部においても同一の電荷補償構造を有している点にある。以下、本実施形態の半導体装置をより詳細に説明する。

[0015]

図1~図4に示す縦型トレンチマルチリサーフ構造のパワーMOSFET1は、ドレイン領域となるN⁺⁺型半導体基板Wと、ドレイン電極34と、エピタキシャル成長層12と、P型のベース領域22と、N⁺型のソース領域24と、トレンチTR2を埋め込んで形成された絶縁体14と、トレンチTR2の各側面に形成されたN層18およびP層16と、N層18の表面とこれに接するソース領域22の表面との上にゲート絶縁膜26を介して設けられたゲート電極28と、ゲート絶縁膜26に挟まれる領域を埋め込むようにセル部に形成されてN⁺型のソース領域24に接続されたソース電極32と、を備える。ドレイン電極34はN⁺⁺型半導体基板Wの一方の表面に形成され、エピタキシャル成長層12は、N⁺⁺型半導体基板Wのもう一方の表面上にN型不純物が低濃度でドープされて形成される。P型ベース領域22は、所定ピッチで配置されたストライプ状の平

面形状を有するようにエピタキシャル成長層12の表面部に選択的に形成される。 N + 型ソース領域24は、ベース領域22の表面部に選択的に形成される。 トレンチTR2は、ベース領域22相互間の領域においてエピタキシャル成長層12を貫通して半導体基板W内に至るように設けられ、N層18およびP層16は、トレンチTR2の各側面に斜め方向からのイオン注入と熱処理により形成される。 図1に示すように、本実施形態においてトレンチTR2は、ストライプの長手方向に延設され、セル部の領域を超えてデバイスの周縁近傍に至るまで形成されている。

[0016]

図1万至図4に示す縦型トレンチマルチリサーフ構造のパワーMOSFET1は、最外層のP層16に隣接してその外側に形成されたN層38と、エピタキシャル成長層12の終端部において所定ピッチで設けられ、その長手方向がセル部のトレンチTR2と直交するように配置されたトレンチTR6を埋め込んで形成された絶縁体44と、終端部の紙面における右側周縁部に設けられたP層18ERと、周縁部の紙面左側周縁部に設けられたN層18ELと、終端部の全面を覆うように配設されたフィールド酸化膜36と、をさらに備える。N層38およびN層18ELは、トレンチTR6を形成した後に、トレンチTR6の長手方向の左側側面にN型の不純物を斜め上方から注入した後、熱処理を実行することにより形成され、P層18ERおよびP層46は、トレンチTR6の長手方向の右側側面にP型の不純物を斜め上方から注入した後、熱処理を実行することにより形成される。

[0017]

このように、本実施形態のトレンチマルチリサーフ構造によれば、素子の終端部に至るまで全て同一の電荷補償構造を有するので、図2および図4において点線で示すように、電位がトレンチTR2内の絶縁体14に集中することなく、その外側のP層およびN層の組み合わせ(16および38または18および46)のさらに外側に分散する。これにより、終端部でも十分な耐圧を有する半導体装置が提供される。

[0018]

次に、本発明にかかる半導体装置の第2の実施の形態について図5~図8を参 照しながら説明する。

[0019]

図5は、本発明にかかる半導体装置の第2の実施の形態の一方側の終端部を示す平面図であり、図6は図5のC-C線に沿った断面図である。また、図7は、図5の半導体装置の図5に示す終端部とは反対側の終端部を示す平面図であり、図8は図7のD-D線に沿った断面図である。本実施形態の半導体装置の特徴は、素子の終端部においても周縁に至るまでN層/P層の組み合わせが繰り返し形成され、同一の電荷補償構造を有している点にある。このような電荷補償構造を与えるため、本実施形態の縦型トレンチマルチリサーフ構造のパワーMOSFET3においては、終端部のトレンチTR8は矩形の平面形状でメッシュをなすように配置され形成される。このようなトレンチTR8を形成した後絶縁体48で埋め込む前に、トレンチTR8の平面視における左側側面にN型不純物を注入し、右側側面にはP型不純物を注入し、熱処理による拡散工程を経て、N層38およびP層46を形成することができる。図5〜図8に示すパワーMOSFET3のその他の構成は、図1〜図4に示すパワーMOSFET1の構成と実質的に同一である。

[0020]

このように、本実施形態のパワーMOSFET3によれば、耐圧終端部でのトレンチについて、セル部でのP層16/N層14の繰り返し方向と同一の方向で細かく分断した形状をなすように形成することにより、電荷補償するためのN層38およびP層46をそれぞれ接続する。これにより、図6および図8の点線に示すように電位の集中がさらに緩和されて電荷の排出がより容易になる。また、このように終端部においてパターンを精密に設計することにより、チャージアンバランスの要因となるエピタキシャル成長層12(図2および図3参照)を残さない設計にすることもできるので、終端部での耐圧低下をさらに防止できる半導体装置が実現される。

[0021]

以上、本発明の実施の形態について説明したが、本発明は上記形態に限ること

なく、その技術的範囲内で種々変形して実行できることは当業者において明らかである。例えば上述した第1の実施の形態では、デバイスの周縁部にN層18EL,18ERを設ける場合について説明したが、これに限ることなく、例えば周縁部にP層を設けることとしても良い。また、トレンチTR2,6,8を埋め込む誘電体としてそれぞれ絶縁体14,44,48を用いたが、これに限ることなく、例えばシリコン酸化膜またはシリコン窒化膜を介してエピタキシャル成長により埋め込まれたポリシリコンを用いることもできる。

[0022]

【発明の効果】

以上詳述したとおり、本発明によれば、終端部でのチャージアップアンバランスを抑制でき、高耐圧を安定的に実現できる半導体装置が提供される。

【図面の簡単な説明】

【図1】

本発明にかかる半導体装置の第1の実施の形態の要部を示す平面図である。

【図2】

図1のA-A線に沿った断面図である。

【図3】

図1に示す半導体装置の反対側の終端部を示す平面図である。

【図4】

図3のB-B線に沿った断面図である。

【図5】

本発明にかかる半導体装置の第2の実施の形態の要部を示す平面図である。

【図6】

図5のC-C線に沿った断面図である。

【図7】

図5に示す半導体装置の反対側の終端部を示す平面図である。

【図8】

図7のD-D線に沿った断面図である。

【図9】

従来の技術によるマルチリサーフ構造の一例を示す断面図である。

【図10】

従来の技術によるトレンチマルチリサーフ構造の他の例を説明する図である。

【図11】

従来の技術によるトレンチマルチリサーフ構造のさらに他の例を説明する図で ある。

【図12】


図11に示すMOSFETの終端部の構造を示す略示断面図である。

【符号の説明】


- 1,3 縦型トレンチマルチリサーフ構造のパワーMOSFET
- 12 エピタキシャル成長層
- 14,44,48 トレンチを埋め込む絶縁体
- 16 リサーフのN層
- 18 リサーフのP層
- 18EL 周縁部のN層
- 18ER 周縁部のP層
- 22, 22ER, 22EL P型ベース領域
- 24 N ⁺型ソース領域
- 26 ゲート絶縁膜
- 28 ゲート電極
- 32 ソース電極
- 34 ドレイン電極
- 36 フィールド酸化膜
- 38 終端部のリサーフのN層
- 46 終端部のリサーフのP層
- TR2, TR4, TR6, TR8 トレンチ
- W N⁺⁺型半導体基板

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】





【図9】



【図10】








出証特2003-3040831

【図12】



【書類名】 要約書

【要約】

【課題】 トレンチマルチリサーフ構造を有する半導体装置において、十分な耐圧を有する終端部の構造を提供する。

【解決手段】 リサーフのP層18およびN層16のPN接合対で構成される電荷補償構造をセル部のみならず、終端部にも持たせる。

【選択図】 図6

出願人履歴情報

識別番号

[000003078]

1. 変更年月日 2001年 7月 2日

[変更理由] 住所変更

住 所 東京都港区芝浦一丁目1番1号

氏 名 株式会社東芝